用verilog编程时case可以用在时序逻辑电路中吗
答案:1 悬赏:70 手机版
解决时间 2021-11-22 19:17
- 提问者网友：城市野鹿
- 2021-11-22 09:39
用verilog编程时case可以用在时序逻辑电路中吗
最佳答案
- 五星知识达人网友：愁杀梦里人
- 2021-11-22 09:46
完全可以！
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯