4*4原码阵列乘法器设计方法及原理；求用proteus设计，谢谢高手们！！！
答案:2 悬赏:0 手机版
解决时间 2021-02-06 13:38
- 提问者网友：抽煙菂渘情少年
- 2021-02-05 13:27
4*4原码阵列乘法器设计方法及原理；求用proteus设计，谢谢高手们！！！
最佳答案
- 五星知识达人网友：山君与见山
- 2021-02-05 15:01
11590给分啊
再看看别人怎么说的。
再看看别人怎么说的。
全部回答
- 1楼网友：未来江山和你
- 2021-02-05 15:16
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity aa is
port(d1,d2:in std_logic_vector(3 downto 0);
product:out std_logic_vector(7 downto 0);
cydone:out std_logic);
end entity aa;
architecture bahavioral of aa is
begin
inst_aa:process(d1,d2)
variable d1_temp ,d2_temp,temp:std_logic_vector(3 downto 0);
variable temp_count :integer ;
begin
d1_temp :=d1;
d2_temp:=d2;
temp:="0000";
temp_count:=0;
cydone<='0';
while temp_count<4 loop
if (d1(temp_count)='1')then
temp:=temp + d2_temp;
end if;
d1_temp:=temp(0)&d1_temp(3 downto 1);
temp:='0'&temp(3 downto 1);
temp_count:=temp_count+1;
end loop;
product <=temp&d1_temp;
cydone<='1';
end process;
end;
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯