10Mhz的频率，怎样用verilog实现输出信号相对输入信号延迟100ns左右，可综合的那种，不是用于仿真的延时
答案:1 悬赏:40 手机版
解决时间 2021-03-26 11:46
- 提问者网友：火车头
- 2021-03-26 03:47
10Mhz的频率，怎样用verilog实现输出信号相对输入信号延迟100ns左右，可综合的那种，不是用于仿真的延时
最佳答案
- 五星知识达人网友：患得患失的劫
- 2021-03-26 05:23
假设clk=10MHz.din输入,dout输出
10MHz周期正好是100ns.
model delay(clk,dout,din);
input clk,din;
output dout;
reg dout;
always@(posedge clk)
dout <= din;
endmodule追问谢谢您的回答，只是为什么在看编译过的timing analyzer的时候，提示Tpd只有十几个ns，？没有达到延迟100个ns啊？求指教，谢谢。。。
10MHz周期正好是100ns.
model delay(clk,dout,din);
input clk,din;
output dout;
reg dout;
always@(posedge clk)
dout <= din;
endmodule追问谢谢您的回答，只是为什么在看编译过的timing analyzer的时候，提示Tpd只有十几个ns，？没有达到延迟100个ns啊？求指教，谢谢。。。
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯