1-2多路输出选择器电路表达式
答案:1 悬赏:50 手机版
解决时间 2021-05-12 08:27
- 提问者网友：火车头
- 2021-05-11 21:23
用的是Verilog HDL 语言
最佳答案
- 五星知识达人网友：酒者煙囻
- 2021-05-11 22:57
module muxtwo(out,a,b,s1);
input a,b,s1;
output out;
reg out;
always @ (s1 or a or b)
if(!s1) out=a;
else out=b;
endmodule
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯