关于altera FPGA（cyclone IV）的全局网络使用
答案:1 悬赏:80 手机版
解决时间 2021-02-19 16:32
- 提问者网友：兔牙战士
- 2021-02-18 22:14
关于altera FPGA（cyclone IV）的全局网络使用
最佳答案
- 五星知识达人网友：零点过十分
- 2021-02-18 22:40
1，全局时钟管脚默认是上全局时钟网络的，不用约束。如果你当它普通IO脚，也是可以的。
2，内部逻辑产生的信号需要使用全局布线资源，一般也是需要先经过GBUF才可以。
3，PLL的输出跟GCLK一样的，现在的器件时钟资源都是经过PLL或者DCM再驱动全局布线资源。
2，内部逻辑产生的信号需要使用全局布线资源，一般也是需要先经过GBUF才可以。
3，PLL的输出跟GCLK一样的，现在的器件时钟资源都是经过PLL或者DCM再驱动全局布线资源。
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯