verilog generate语句怎么仿真

verilog generate语句怎么仿真

（1）模块；（2）用户定义原语；（3）门级语句；（4）连续赋值语句；（5）initial和always块。
generate语句有generate-for，generate-if，generate-case三种语句。
generate-for语句
（1) 必须有genvar关键字定义for语句的变量。
（2）for语句的内容必须加begin和end（即使就一句）。
（3）for语句必须有个名字。
例1：assign语句实现
module test(bin,gray);
parameter SIZE=8;
output [SIZE-1:0] bin;
input [SIZE-1:0] gray;
genvar i; //genvar i;也可以定义到g

generate块中允许使用下面的模块： （1）变量声明 （）模块 （）用户定义原语、门级原语 （）连续赋值语句 （）initial always块 大胆使用就是了