宏单元与FPGA逻辑模块的关系是？？

宏单元与FPGA逻辑模块的关系是什么？？请大师 解答，谢谢

宏单元的概念最早来自于CPLD，现在指的是一个最基本单元的组合逻辑加一个最基本单元的时序逻辑。具体就是一个查找表加一个DFF。随着FPGA容量加大，逻辑单元的规模也在加大，表现在LUT从4输入向6输入发展，过去CLB的概念向SLICE（几个宏单元）的发展。

宏单元（也叫逻辑单元）是fpga的最基本单元，不同的厂家/产品对宏单元的叫法也不同，例如le、mc、clb、slices等等，但每个宏单元一般都包括组合逻辑和时序逻辑两部分，而且每个厂家的定义也不完全一样。 总之，虽然fpga内部有很多门电路，但使用的时候，并不是一个门一个门的来用的，而是以一个基本单元——宏单元为单位来使用的。因此我们谈论fpga的资源时，通常以包含多少个宏单元来计算，而不是简单地说包含多少个门。 打个不太恰当的例子，有点像谈论一栋楼的容量，不是计算这栋楼有多少个房间，而是计算这栋楼有多少个套房（楼不同，每套房的房间数就可能不同，例如一居室、二居室、三居室等等）。