如何配置DSI时钟频率
答案:2 悬赏:0 手机版
解决时间 2021-03-18 01:32
- 提问者网友:我一贱你就笑
- 2021-03-17 03:15
如何配置DSI时钟频率
最佳答案
- 五星知识达人网友:躲不过心动
- 2021-03-17 04:43
RK针MIPI DSIlcd配置两clock, rockchip,dsi_hs_clk clock-frequency.
文件:
disp_mipi_init: mipi_dsi_init{
compatible = "rockchip,mipi_dsi_init";
rockchip,screen_init = ;
rockchip,dsi_lane = ;
rockchip,dsi_hs_clk = ;
rockchip,mipi_dsi_num = ;
};
disp_timings: display-timings {
native-mode = ;
compatible = "rockchip,display-timings";
timing0: timing0 {
screen-type = ;
lvds-format = ;
out-face = ;
clock-frequency = ;
hactive = ;
vactive = ;
hback-porch = ;
hfront-porch = ;
vback-porch = ;
vfront-porch = ;
hsync-len = ;
vsync-len = ;
hsync-active = ;
vsync-active = ;
de-active = ;
pixelclk-active = ;
swap-rb = ;
swap-rg = ;
swap-gb = ;
};
};
能两值太清楚何设置,设置错引起显示异,简要说明:
clock-frequency:
即DCLK(dotc clock), PCLK(pixel clock).
clock-frequency = (h_active + hfp + hbp + h_sync) * (v_active + vfp + vbp + v_sync) * fps
厂商给参考值58.2MHz, fps:
fps = 58200000 / (480 + 160 + 160 +24) * (1280 + 12 + 10 + 2) = 54Hz
PCLK能太,Android支持超60fps.
PCLK能太,画面刷新率比较慢.
rockchip,dsi_hs_clk:
即每条MIPI data lane 传输速率.
dsi_hs_clk = ((h_active + hfp + hbp + h_sync) * (v_active + vfp + vbp + v_sync) * fps * bpp) / lane_number
:
dsi_hs_clk = ((480 + 160 + 160 +24) * (1280 + 12 + 10 + 2) * 54 * 24) / 4 = 348136704 bps = 348 Mbps
hs_clk能太,太显示灰屏,偏偏移.
hs_clk能太,画面显示条纹.
RK文档提 dsi_hs_clk需要加100, 追踪源码,没看.
另外我实际测试其款屏,发现终值差异,知道.
顺便说, 由于MIPI DSI升沿降沿都发送数据,所
MIPI CLK Lane * 2 = MIPI DATA Lane
测量候, 要注意MIPI DSI CLK Lane钟速率慢倍.
文件:
disp_mipi_init: mipi_dsi_init{
compatible = "rockchip,mipi_dsi_init";
rockchip,screen_init = ;
rockchip,dsi_lane = ;
rockchip,dsi_hs_clk = ;
rockchip,mipi_dsi_num = ;
};
disp_timings: display-timings {
native-mode = ;
compatible = "rockchip,display-timings";
timing0: timing0 {
screen-type = ;
lvds-format = ;
out-face = ;
clock-frequency = ;
hactive = ;
vactive = ;
hback-porch = ;
hfront-porch = ;
vback-porch = ;
vfront-porch = ;
hsync-len = ;
vsync-len = ;
hsync-active = ;
vsync-active = ;
de-active = ;
pixelclk-active = ;
swap-rb = ;
swap-rg = ;
swap-gb = ;
};
};
能两值太清楚何设置,设置错引起显示异,简要说明:
clock-frequency:
即DCLK(dotc clock), PCLK(pixel clock).
clock-frequency = (h_active + hfp + hbp + h_sync) * (v_active + vfp + vbp + v_sync) * fps
厂商给参考值58.2MHz, fps:
fps = 58200000 / (480 + 160 + 160 +24) * (1280 + 12 + 10 + 2) = 54Hz
PCLK能太,Android支持超60fps.
PCLK能太,画面刷新率比较慢.
rockchip,dsi_hs_clk:
即每条MIPI data lane 传输速率.
dsi_hs_clk = ((h_active + hfp + hbp + h_sync) * (v_active + vfp + vbp + v_sync) * fps * bpp) / lane_number
:
dsi_hs_clk = ((480 + 160 + 160 +24) * (1280 + 12 + 10 + 2) * 54 * 24) / 4 = 348136704 bps = 348 Mbps
hs_clk能太,太显示灰屏,偏偏移.
hs_clk能太,画面显示条纹.
RK文档提 dsi_hs_clk需要加100, 追踪源码,没看.
另外我实际测试其款屏,发现终值差异,知道.
顺便说, 由于MIPI DSI升沿降沿都发送数据,所
MIPI CLK Lane * 2 = MIPI DATA Lane
测量候, 要注意MIPI DSI CLK Lane钟速率慢倍.
全部回答
- 1楼网友:风格不统一
- 2021-03-17 04:59
mipi(mobile industry processor interface)是2003年由arm, nokia, st ,ti等公司成立的一个联盟,目的是把手机内部的接口如摄像头、显示屏接口、射频/基带接口等标准化,从而减少手机设计的复杂程度和增加设计灵活性。mipi联盟下面有不同的workgroup,分别定义了一系列的手机内部接口标准,比如摄像头接口csi、显示接口dsi、射频接口digrf、麦克风/喇叭接口slimbus等。统一接口标准的好处是手机厂商根据需要可以从市面上灵活选择不同的芯片和模组,更改设计和功能时更加快捷方便。
其优点是;更低功耗、更高数据传输率和更小的pcb占位空间,并且专门为移动设备进行的优化,因而更适合手机和智能平板的连接。
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息,可以点下面链接进行举报!
大家都在看
推荐资讯