cmos与非门电路分析

cmos与非门电路分析

其实都可以推算的，这里的与非门都工作在开关状态。
A\B=0\0时，T3\T4（都是PMOS）都导通，所以F就是VDD，也就是高电平。
其实从这里推论，只要A、B任意有一个是0，F都是VDD。
A\B=1\1时，T3\T4都截止，这没话说。
而下面的两个，T1先导通，导通后，T2的S极接地，T2也满足了饱和导通的条件，所以也跟着导通，所以F的电位就相当于接地，所以是0V。
把这四种情况汇总起来，就是与非门的真值表。
PS：数字电路的晶体管状态非常好判断，晶体管基本上都工作在开关状态。如果是放大状态的话，管子要消耗压降，再加上电流，很容易热起来。追问谢谢你这么详细的回答，但我还是有些疑问，是关于T2的状态，即其Vgs。
B=1时，T1导通，则T2源极近似接地。此时若A=0，T2截止；若A=1，T2也导通。
但B=0时，T1截止，T2的源极不近似接地了，其状态就难以判断了。书上都没分析这时T2的状态，是因为此时T2的状态是无关紧要的（T1已断开）？还是有什么其它快速判别方法？
望指教！追答B=0时，T1截止，此时F已经输出高电平，T2的状态已经无关紧要了。不会影响结果。

虽然T2不影响输出为高电平但是书上还是说了T2是截止我就想问问是怎么来的？