DDR RAM的有效时钟频率是SDRAM的多少倍？怎么算的？

DDR RAM的有效时钟频率是SDRAM的多少倍？怎么算的？

SDRAM（Synchronous DRAM）即同步动态内存，为双存储体结构，内含两个交错的存储阵列，当CPU从一个存储阵列访问数据的同时，另一个阵列已准备好读写数据。通过两个存储阵列的紧密切换，读取数据效率得到成倍提高。
SDRAM内存条为168Pins，也称168线内存条。SDRAM内存条的内存芯片分布有单面和双面之分，一般情况下，16MB的SDRAM内存条是单面，32MB SDRAM内存条是双面，64MB SDRAM内存条是单面，128MB SDRAM内存条是双面，依次类推。而一面内存芯片要占用一组内存控制线路，以440LX芯片组为例，共有六组内存控制线路，所以如果主板上留有四条168Pins内存插槽的话，就只能够插两条双面的SDRAM与两条单面的SDRAM，当然，也可插三条双面的SDRAM。

DDR SDRAM也可以说是传统 SDRAM的升级版本，其最重要的改变是在界面数据传输上，DDR在时钟信号上升沿与下降沿时各传输一次数据，这使得DDR的数据传输速率为传统SDRAM的两倍，由于仅多采用了下降沿信号，因此并不会造成能耗增加。至于定址与控制信号则与传统SDRAM相同，仅在时钟上升沿传输。另一个明显的改变是增加了一个双向的数据控制接脚（Data Strobe，DQS）。当系统中某个控制器发出一个写入命令时，一个DQS信号便会由内存控制器送出至内存。此外，传统SDRAM的DQS接脚则用来在写入数据时（单向：内存控制器?DRAM）做数据遮罩（Data Mask）用。由于数据、数据控制信号（DQS）与DM同步传输，不会有某个数据传输较快，而另外的数据传输较慢的skew（时间差）以及Flight Time（控制信号从内存控制器出发，到数据传回内存控制器的时间）不相同的问题。此外，DDR的设计可让内存控制器每一组DQ／DQS／DM与DIMM上的颗粒相接时，维持相同的负载，减少对主板的影响。在内存内部架构上，传统SDRAM属于×8组态（organization），表示内存核心中的I／O寄存器有8位数据I／O，不过对于×8组态的DDR SDRAM而言，内存核心中的I／O寄存器却是16位的，一次可传输16位数据，在时钟信号上升沿时输出8位数据，在下降沿再输出8位数据。此外，为了保持较高的数据传输率，电气信号必须要求能较快改变，因此，DDR改为支持电压为2.5V的SSTL2信号标准。