在FPGA编程reg [15:0] data_out0[2:0]data_out0[3]
在FPGA编程reg [15:0] data_out0[2:0]data_out0[3]
答案:1 悬赏:10 手机版
解决时间 2021-08-21 22:32
- 提问者网友：寂寞梧桐
- 2021-08-21 10:55
最佳答案
- 五星知识达人网友：三千妖杀
- 2021-08-21 11:18
eg [15:0] data_out0[2:0]
定义了一个数组,这个数组共有3个数[2:0]看出来的.每个数都是16位,[15:0]看出来的,
data_out0[2]表示第2个数,data_out0[0]表示第0个数,没有data_out0[3]第三个数,所以超出了范围
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯