VHDL语言中 BEGIN、END、IF、ELSE、ELSIF是怎么用的啊？ 高手详解（通俗易懂）。谢谢！！！
答案:1 悬赏:80 手机版
解决时间 2021-04-02 10:29
- 提问者网友：战魂
- 2021-04-02 06:45
VHDL语言中 BEGIN、END、IF、ELSE、ELSIF是怎么用的啊？ 高手详解（通俗易懂）。谢谢！！！
最佳答案
- 五星知识达人网友：duile
- 2021-04-02 06:55
begin时开始的意是，用在结构体中，进程下面也要有begin，end是结束的意思，实体，结构体及其他的语句都需要在尾端用END来结束，if，else，elsif都是顺序描述语句if语句里面
单分支if语句
if条件 then
顺序语句；
endif;
二分支if语句
if 条件 then
顺序语句；
else
顺序语句；
end if;
多分支if语句
if 条件1 then
顺序语句；
elsif 条件2 then
顺序语句；
......
else
顺序语句；
end if；
单分支if语句
if条件 then
顺序语句；
endif;
二分支if语句
if 条件 then
顺序语句；
else
顺序语句；
end if;
多分支if语句
if 条件1 then
顺序语句；
elsif 条件2 then
顺序语句；
......
else
顺序语句；
end if；
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯