为什么上拉电阻能够拉高引脚的电平？

原理是怎样的，就像51单片机的P0口，为什么VCC--上拉电阻--P0端口才能输出高电平？为什么加了上拉电阻能输出更大的电流呢？

上拉电阻不是用来输出高电平的 如果输出端口为低电平时，此处还是低电平啊，只是当输出端口不输出或输出高电平时，此处为高电平

引脚高阻输出，自身不带偏置。外接上拉后，引脚电压：为上拉电阻与引脚内部阻抗分压，几乎为偏置电压。所以为高电平。 什么叫高阻态？是否理解？ 在高阻状态下，输出电阻很大，引脚电压是虚的，不会从外界索取电流，也不能对外界提供电流。就算是很小的负载，也会对其引脚电压产生很大的影响。上拉就变成高电平，下拉就变成低电平。为了给负载提供电流，所以i/o端口需要上拉。