在VHDL书写代码的过程中，ARCHITECTURE里边不能有WHEN...ELSE语句吗？

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY choose_2_1 IS
PORT
(
INPUT0,INPUT1:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
WAY:IN STD_LOGIC;
OUTPUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
);
END choose_2_1;
ARCHITECTURE mux_behavior OF choose_2_1 IS
--BEGIN
--OUTPUT<=INPUT0 WHEN WAY='0' ELSE
-- INPUT1;
BEGIN
PROCESS( INPUT0,INPUT1,WAY )
BEGIN
OUTPUT<=INPUT0 WHEN WAY='0' ELSE
INPUT1;
END PROCESS;
END mux_behavior;

OUTPUT<=INPUT0 WHEN WAY='0' ELSE
INPUT1;
是一个并行语句，可以出现在结构体ARCHITECTURE中，但不能出现在进程PROCESS BEGIN中。
你注释掉的那几行是对的，应当去掉PROCESS BEGIN和END PROCESS;。

没有