那位FPGA高手帮帮忙啊！！Verilog

那位FPGA高手帮帮忙啊！！Verilog

这位同学，你用的综合工具应该不是quartus，呵呵。
我刚刚用QuartusII编译了一下你的程序。他也提示waring，
Warning: Design contains 1 input pin(s) that do not drive logic
Warning (15610): No output dependent on input pin "din[0]"
我分析 因为你输出结果与你的某一个管脚状态无关。也就是你在设计这个logic
有个冗余项
还有waring，提示Warning: No exact pin location assignment(s) for 6 pins of 6 total pins
Info: Pin din[0] not assigned to an exact location on the device
Info: Pin dout[0] not assigned to an exact location on the device
Info: Pin dout[1] not assigned to an exact location on the device
Info: Pin din[2] not assigned to an exact location on the device
Info: Pin din[1] not assigned to an exact location on the device
Info: Pin din[3] not assigned to an exact location on the device

这个原因是，你综合完后，没有分配引脚，我再Quartusii中分配引脚后，就没有这个waring了。
呵呵，我只能帮这么多了，希望对你有帮助~我QQ515475925，可以细谈~