下面是FPGA器件的JTAG下载方式的电路图，求具体的原理，谢谢

答案:2 悬赏:60 手机版

解决时间 2021-03-23 23:10

提问者网友：人生佛魔见
2021-03-23 00:18

最佳答案

五星知识达人网友：几近狂妄
2021-03-23 00:38

1：JTAG是IEEE 1149.1边界扫描协议的代称，一般为4线接口，如图中的10P接口，TCK.TMS.TDI,TDO是协议规定的必备引脚，还有一个可选引脚TRST。具体的标准请参考IEEEE 1149.1技术说明。
2：对于JTAG上拉电阻和下拉电阻，TCK之所以下拉，是为了时钟第一个边缘为posedge，同时TMS,TDI按照IEEE 1149.1标准接上拉，为了保证驱动能力还较好的数据沿，一般电阻选10K或者4.7K的较多。
3：电路原理图上面为复位电路，对FPGA复位后，配置芯片的Bits流会通过JATG引脚被重新加载到片内的RAM中，对于Altera配置芯片一般是EPCS器件，对于Xilinx则是EPRAM器件(电路未给出)。至于怎么连接的请看器件手册。在此不作赘述。
4：类似于nSTATUS等引脚为Altera专用电气引脚，非普通IO引脚。不必要理解他们的意思，只需要记住如果保证器件能正常运行，某些特殊引脚的接法就行了（接地，上拉，下拉，VCC，悬空），这些定义在器件手册和技术文档中你都能找得到。
综上所述：你的电路包括了FPGA复位逻辑和JTAG配置电路。某些接法没必要去深究，记住就OK!

全部回答

1楼网友：由着我着迷
2021-03-23 02:15

电路图的原理咋解释？

我要举报

如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！