FPGA的bank1的vccio硬件连接1.8V，但是在pin planner中设置bank1的引脚的电平标准为1.8V时，报错！！

FPGA的bank1的vccio硬件连接1.8V，但是在pin planner中设置bank1的引脚的电平标准为1.8V时，报错！！

一般情况下，FPGA逻辑电平只有3.3V，2.5V的，1.8V只用于差分信号使用，你选的那个1.8V是SSTL电平，这个必须是差分信号的。因此报错。
其实你根本不用费心去选，就是默认就可以了，具体I.O输出电平直接由你的VCCIO电压确定。追问主要是这些信号是AD输入进来的sstl18的信号，我硬件上vccio1接的是1.8v，据你所说我如果在pin planner中默认为3.3V，它能够正确识别输入的sstl18电平信号吗？
由于我看到ep4ce的配置引脚都在bank1，所以我猜测bank1只能接3.3V的vccio，在软件层面q2就已经限定好了，bank1的IO的电平标准只能为3.3V的，官方手册上没有相关描述。