Verilog出现错误该怎么解决
答案:2 悬赏:20 手机版
解决时间 2021-03-21 01:51
- 提问者网友：记得曾经
- 2021-03-20 02:57
Verilog综合时出现错误提示：ERROR:Xst:880 - "badahe.v" line 109: Cannot mix blocking and non blocking assignments on signal .是什么意思？怎么解决？
最佳答案
- 五星知识达人网友：琴狂剑也妄
- 2021-03-20 04:32
你将阻塞和非阻塞混用了，一般情况是你可能在一个always模块了，有的变量用=赋值，有的用<=赋值，就出现这种错误了。你只用其中一个就没问题了
全部回答
- 1楼网友：爱难随人意
- 2021-03-20 05:02
解决方法： c:\windows\microsoft.net\framework\v2.0.50727\config\web.config这个文件中<identity impersonate=”true”/>配置节造成，只需移除此配置节(windows系统默认此配置节即为false)即可正常安装使用。
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯