FPGA用JTAG下载已经修改的程序成功但是运行修改之前的程序

我做的是sdram读写，每次下载之前我对板子进行关闭电源。重新打开后在下载。而且下载好几遍，输入0f第一次显示让他输出”0F"，改变输入01，输出变为01，都正常。后来添加了用vhdl一个计数器文件，在顶层文件端口映射计数器，计数输出给到输入，保持原来的引脚锁定没动，打算让它显示0到255，板子还是显示0f,后来计数器部分删除，还是显示0f,改变输入为“01”，还是显示0f,程序编译下载都成功。

是不是你的计数器模块没有起作用啊，JTAG方式是最简单的方式了，要不然你加个CHipscope或者SiganlTapII 抓取一下信号，看看你的计数器为什么没有起作用了。我觉得程序下进去了，在线抓取信号看看吧，一定能找到原因的。