有谁用电脑登录不上cl的

有谁用电脑登录不上cl的

如果一定要使用这个客户端才能登录上网，那这个客户端很可能就是用来限制二级代理的，这个就难办了。。。

cas意为列地址选通脉冲(column address strobe 或者column address select),cas控制着从收到命令到执行命令的间隔时间，通常为2，2.5，3这个几个时钟周期。在整个内存矩阵中，因为cas按列地址管理物理地址，因此在稳定的基础上，这个非常重要的参数值越低越好。过程是这样的，在内存阵列中分为行和列，当命令请求到达内存后，首先被触发的是tras (active to precharge delay)，数据被请求后需预先充电，一旦tras被激活后，ras才开始在一半的物理地址中寻址，行被选定后，trcd初始化，最后才通过cas找到精确的地址。整个过程也就是先行寻址再列寻址。从cas开始到cas结束就是现在讲解的cas延迟了。因为cas是寻址的最后一个步骤，所以在内存参数中它是最重要的。　　cl（cas latency）：为cas的延迟时间，这是纵向地址脉冲的反应时间，也是在一定频率下衡量支持不同规范的内存的重要标志之一。　　内存负责向cpu提供运算所需的原始数据，而目前cpu运行速度超过内存数据传输速度很多，因此很多情况下cpu都需要等待内存提供数据，这就是常说的“cpu等待时间”。内存传输速度越慢，cpu等待时间就会越长，系统整体性能受到的影响就越大。因此，快速的内存是有效提升cpu效率和整机性能的关键之一。　　在实际工作时，无论什么类型的内存，在数据被传输之前，传送方必须花费一定时间去等待传输请求的响应，通俗点说就是传输前传输双方必须要进行必要的通信，而这种就会造成传输的一定延迟时间。cl设置一定程度上反映出了该内存在cpu接到读取内存数据的指令后，到正式开始读取数据所需的等待时间。不难看出同频率的内存，cl设置低的更具有速度优势。　　在intel公司的pc100内存技术白皮书中指出：“符合pc100标准的内存芯片应该以cas latency（以下简称cl）= 2的情况稳定工作在100mhz的频率下。”cl=2所表示的意义是此时内存读取数据的延迟时间是两个时钟周期当cl=3时。内存读取数据的延迟时间就应该是三个时钟周期，因此，这“2”与“3”之间的差别就不仅仅局限于“1”了，而是1个时钟周期。工作在相同频率下的同种内存，将cl设置为2会得到比3更优秀的性能（当然你的内存必须支持cl=2的模式）。为了使主板正确地为内存设定cas延迟时间，内存生产厂商都将其内存在不同工作频率下所推荐的cas延迟时间记录在了内存pcb板上的一块eeprom上，这块芯片就是我们所说的spd。当系统开机时，主板bios会自动检测spd中的信息并最终确定是以cl=2还是cl=3来运行。　　上面只是给大家建立一个基本的cl概念，而实际上内存延迟的基本因素绝对不止这些。内存延迟时间有个专门的术语叫“latency”。要形象的了解延迟，我们不妨把内存当成一个存储着数据的数组，或者一个excel表格，要确定每个数据的位置，每个数据都是以行和列编排序号来标示，在确定了行、列序号之后该数据就唯一了。内存工作时，在要读取或写入某数据，内存控制芯片会先把数据的列地址传送过去，这个ras信号（row address strobe，行地址信号）就被激活，而在转化到行数据前，需要经过几个执行周期，然后接下来cas信号（column address strobe，列地址信号）被激活。在ras信号和cas信号之间的几个执行周期就是ras-to-cas延迟时间。在cas信号被执行之后同样也需要几个执行周期。此执行周期在使用标准pc133的sdram大约是2到3个周期；而ddr ram则是4到5个周期。在ddr中，真正的cas延迟时间则是2到2.5个执行周期。ras-to-cas的时间则视技术而定，大约是5到7个周期，这也是延迟的基本因素。　　cl设置较低的内存具备更高的优势，这可以从总的延迟时间来表现。内存总的延迟时间有一个计算公式，总延迟时间=系统时钟周期×cl模式数+存取时间（tac）。首先来了解一下存取时间（tac）的概念，tac是access time from clk的缩写，是指最大cas延迟时的最大数输入时钟，是以纳秒为单位的，与内存时钟周期是完全不同的概念，虽然都是以纳秒为单位。存取时间（tac）代表着读取、写入的时间，而时钟频率则代表内存的速度。