8259A的内部结构

8259A的内部结构

（1）中断请求寄存器（IRR）
中断请求寄存器（IRR）为8位，接受来自IR0～IR7的中断请求信号，当IR0～IR7上出现某一中断请求信号时，IRR对应位被置1；
（2）中断屏蔽寄存器IMR
中断屏蔽寄存器IMR 为8位（8个中断输入），若IRR（中断请求寄存器）中记录的8个中断请求中有任何一个需要屏蔽，只要将IMR的相应位置1即可，未被屏蔽的中断请求可以进入优先权判别器；它的内容由CPU通过对8259初始化时设置设定。
（3）中断服务寄存器ISR
8位，保存当前正在处理的中断请求，例如，如果ISR的D2=1，表示CPU正在为来自IR2的中断请求服务。
（4）优先权判别器PR
若某中断请求正在被处理，8259A外部又有新的中断请求，则由优先权判别器将新进入的中断请求和当前正在处理的中断进行比较，以决定哪一个优先级更高。若新的中断请求比正在处理的中断级别高，由PR通过控制逻辑向CPU发出中断申请INT，正在处理的中断自动被禁止，先处理级别高的中断。
（5）数据总线缓冲器
用于8259A与数据总线的接口，传输命令控制字、状态字和中断类型码。
（6）读/写控制逻辑
确定数据总线缓冲器中数据的传输方向，选择内部的各命令字寄存器。当CPU发读信号时将8259A的状态信息放到数据总线上；当CPU发写信号时，将CPU发来的命令字信息送入指定的命令字寄存器中。
（7）级联缓冲/比较器
用来存放和比较在系统中用到的所有8259A的级联地址。主控8259A通过CAS0、CAS1和CAS2发送级联地址，选中从控8259A。