fpga的静态时序分析是在什么时候做的

fpga的静态时序分析是在什么时候做的

静态时序分析可以在逻辑综合、布局布线等步骤后进行，FPGA EDA工具在布局布线完成后给出STA结果。

　　静态变量的类型关键字是static。 静态变量当然是属于静态存储方式，但是属于静态存储方式的量不一定就是静态变量， 例如外部变量虽属于静态存储方式，但不一定是静态变量，必须由 static加以定义后才能成为静态外部变量，或称静态全局变量。 对于自动变量，它属于动态存储方式。 但是也可以用static定义它为静态自动变量，或称静态局部变量，从而成为静态存储方式。 由此看来，一个变量可由static进行再说明，并改变其原有的存储方式。
　　静态局部变量属于静态存储方式，它具有以下特点：
　　(1)静态局部变量在函数内定义，但不像自动变量那样，当调用时就存在，退出函数时就消失。静态局部变量始终存在着，也就是说它的生存期为整个源程序。
　　(2)静态局部变量的生存期虽然为整个源程序，但是其作用域仍与自动变量相同，即只能在定义该变量的函数内使用该变量。退出该函数后， 尽管该变量还继续存在，但不能使用它。
　　(3)允许对构造类静态局部量赋初值。若未赋以初值，则由系统自动赋值。数值型变量自动赋初值0，字符型变量赋空字符。
　　(4)对基本类型的静态局部变量若在说明时未赋以初值，则系统自动赋予0值。而对自动变量不赋初值，则其值是不定的。 根据静态局部变量的特点， 可以看出它是一种生存期为整个源文件的量。虽然离开定义它的函数后不能使用，但如再次调用定义它的函数时，它又可继续使用， 而且保存了前次被调用后留下的值。 因此，当多次调用一个函数且要求在调用之间保留某些变量的值时，可考虑采用静态局部变量。虽然用全局变量也可以达到上述目的，但全局变量有时会造成意外的副作用，因此仍以采用局部静态变量为宜。

静态时序分析（STA）可以在逻辑综合、布局布线等步骤后进行，FPGA EDA工具在布局布线完成后给出STA结果，这时的分析结果是最接近实际电路情况的，而逻辑综合时的分析结果是看不到的，也是不准确的（因为没有物理信息，所以只用于指导布局）。如果是用ASIC综合工具（比如DC），两个阶段的STA结果都可以看。