verilog问题，能解释下为什么是这个答案吗
答案:2 悬赏:10 手机版
解决时间 2021-03-28 20:10
- 提问者网友：咪咪
- 2021-03-28 02:36
verilog问题，能解释下为什么是这个答案吗
最佳答案
- 五星知识达人网友：山河有幸埋战骨
- 2021-03-28 04:05
casex是顺序执行的满足条件就退出
所以5‘b00???是满足5’b0x000的
因为这里‘x’和‘?’ 一样会被看成是任意满足的数值。
如果在实际电路里面这种语义的东西是综合不出来的。所以请尽量避免进到casex()的信号是带有x数值的信号。追问（5‘b00???是满足5’b0x000 ）?那（5'b01???不满足5’b0x000吗）
0和x匹配，1和x就不匹配了？追答顺序执行的意思就是匹配完了第一个就不会匹配第二个了。否则也没有parallel_case的说法了。
所以5‘b00???是满足5’b0x000的
因为这里‘x’和‘?’ 一样会被看成是任意满足的数值。
如果在实际电路里面这种语义的东西是综合不出来的。所以请尽量避免进到casex()的信号是带有x数值的信号。追问（5‘b00???是满足5’b0x000 ）?那（5'b01???不满足5’b0x000吗）
0和x匹配，1和x就不匹配了？追答顺序执行的意思就是匹配完了第一个就不会匹配第二个了。否则也没有parallel_case的说法了。
全部回答
- 1楼网友：野慌
- 2021-03-28 04:33
case语句条件互斥不需要考虑优先级，但是casex是有优先级的，上面的优先级高所以答案就是你看到的了。。
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯