用IP核设计乘法器的输出数据是一条红线为什么

用IP核设计乘法器的输出数据是一条红线为什么

ISE里面自带的有先生成IP核之后,在ViewHDLSource里面可以看到代码,不过我估计你也看不懂,.它的代码都是根据硬件结构直接搭建的.有的IP核代码是看不到的,有的是加密的,反正IP核能用就行了,你要代码干什么?

直接用代码写吧 signal a : std_logic_vector(15 downto 0) := (others=>'0'); signal b : std_logic_vector(15 downto 0) := (others=>'0'); signal a_r : std_logic_vector(15 downto 0) := (others=>'0'); signal b_r : std_logic_vector(15 downto 0) := (others=>'0'); signal a_r2 : std_logic_vector(15 downto 0) := (others=>'0'); signal b_r2 : std_logic_vector(15 downto 0) := (others=>'0'); signal px : std_logic_vector(31 downto 0) := (others=>'0'); signal p : std_logic_vector(7 downto 0) := (others=>'0'); process(clk) beign if rising_edge(clk) then a_r <= a; b_r <= b; -------------- a_r2 <= a_r; b_r2 <= b_r; -------------- px <= std_logic_vector( signed(a_r2 ) * signed(b_r2) ); --- or unsigned -------------- p <= px(29 downto 22); end if; end process; 这个是按照dsp48的结构写的，综合的时候会直接map进一个dsp48 如果是virtex2的片子，在mult18外围加寄存器。 这样比你用ip核方便多了，也便于调试