signal rxd_reg : STD_LOGIC_VECTOR(111 downto 0);
以上是定义，可是如何提取其中的数据呢？
即：怎样表示rxd_reg的低32位、高32位、中间48位？
VHDL语法问题、代码问题。
答案:1 悬赏:0 手机版
解决时间 2021-08-23 04:44
- 提问者网友：温旧梦泪无声
- 2021-08-22 16:42
最佳答案
- 五星知识达人网友：骨子里都是戏
- 2021-08-22 17:41
定义的信号宽度可是够宽的，用来做什么的？
选择的话
rxd_reg[31:0] rxd_reg[xx:xx] 就行
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯