vivado 上的ila核采样波形可以有多长

vivado 上的ila核采样波形可以有多长

第步：标记需要debug信号
例：
VHDL：attribute mark_debug of sineSel : signal is "true";
attribute mark_debug of sine : signal is "true";
Verilog: 需要debug信号前加 (* MARKDEBUG = "TRUE" *)

第二步：设置debug
首先打synthesis design看前标记debug信号点击tools选择set up debug

点击find nets to add,找前标记信号信号添加完毕检查Clock Domain否确点击步

图Capture controlAdvanced trigger打勾面调试使用高级捕获功能再步ILA设置工作完

debug视图看Vivado自帮我插入dbg_bugila,接bit文件写入FPGAVivado调试界面能进行线波形输