vivado仿真一定要写testbench吗
答案:2 悬赏:80 手机版
解决时间 2021-02-01 08:47
- 提问者网友：你挡着我发光了
- 2021-01-31 19:48
vivado仿真一定要写testbench吗
最佳答案
- 五星知识达人网友：人间朝暮
- 2021-01-31 20:34
我最近刚好在给vivado做ram的一些代码。ram当然有数量限制。你可以看你的芯片的具体参数。不知你用的是哪个系列的芯片，中端的芯片 100块的话应该问题不大。而且如果ram不够用了，程序会调用LUT资源来做ram ( select/lut ram). 如果你的每个ram size都不大的话，会直接用lut做ram，而不调用专门的ram。
全部回答
- 1楼网友：一秋
- 2021-01-31 20:41
应该是初始化的问题吧，前仿和后仿时，很多逻辑的输入都需要确定状态，但是前级如果状态不定，就会导致逻辑功能不能正常，但是实际电路实际都会有初始状态，所以可能会出现仿真不能出正常结果，但是program到芯片却正常运行的现象 建议加上同步全局复位，仿真的时候先来个几十个时钟周期的全局复位，把所有状态都确定，然后再开始run电路功能
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯