verilog设计一个带异步复位、同步置位，时钟上升沿触发的D触发器。怎么能同时满足异步置位、同步复位？
答案:1 悬赏:0 手机版
解决时间 2021-02-16 00:41
- 提问者网友：你挡着我发光了
- 2021-02-15 07:57
verilog设计一个带异步复位、同步置位，时钟上升沿触发的D触发器。怎么能同时满足异步置位、同步复位？
最佳答案
- 五星知识达人网友：几近狂妄
- 2021-02-15 08:17
module DFF(
clk,
d,
set_n,
rst_n,
q
);
input clk;
input d;
input set_n;
input rst_n;
output q;
reg q;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
q<= 1'b0;
else if(!set_n)
q<= 1'b1;
else
q<=d;
end
endmodule
clk,
d,
set_n,
rst_n,
q
);
input clk;
input d;
input set_n;
input rst_n;
output q;
reg q;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
q<= 1'b0;
else if(!set_n)
q<= 1'b1;
else
q<=d;
end
endmodule
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯