verilog语言里怎么写一个存数据的表，像C语言里的表（table=[1,3,8,5,8]），在程序里可以调用表内数据

答案:2 悬赏:0 手机版

解决时间 2021-02-20 06:04

提问者网友：饥饿走向夜
2021-02-19 14:16

verilog里怎么写呢，，我有几百个数据，在程序里要调用的。。

最佳答案

五星知识达人网友：老鼠爱大米
2021-02-19 14:24

写到其它文件，在程序里读文件
直接写数据表太麻烦了，你想那么做可以定义memo型变量，给这些变量赋值，也可以定义parameter
这种方法不推荐

全部回答

1楼网友：雾月
2021-02-19 14:51

always 不是循环语句，always 是一个进程块。 always@(a or b or c)我们经常能看到的always语句如上面那句，当括号里的a,b或c信号发生变化的时候，这个always模块就被激活，模块中的语句才能执行。括号里的信号称之为敏感信号列表。所有的always块之间是并行的关系，谁在前谁在后不影响执行的顺序。 for 是一个循环语句，但是不可以综合（编译）。for通常是用在测试文件里面。或者用于对ram附初值。比如定义了一个ram空间 reg [n-1:0] mem [word-1:0]; 初始化时可以用for循环 integer i; for(i=0;i

我要举报

如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！