关于电路实验中74LS112的问题....
答案:3 悬赏:30 手机版
解决时间 2021-04-04 09:57
- 提问者网友：放下
- 2021-04-03 22:53
关于电路实验中74LS112的问题....
最佳答案
- 五星知识达人网友：狂恋
- 2021-04-03 23:54
SD、RD这两个端是低电平有效，如果闲置不用，就把它连接到VCC。
悬空不能代表任何状态，除非其内部有上拉或下拉。追问低电平有效？是高电平有效吧？追答74LS112 的SD和RD是低电平有效
Inputs Outputs
/SD /RD CLK J K Q /Q
L H X X X H L
H L X X X L H
L L X X X H (Note 1) H (Note 1)
悬空不能代表任何状态，除非其内部有上拉或下拉。追问低电平有效？是高电平有效吧？追答74LS112 的SD和RD是低电平有效
Inputs Outputs
/SD /RD CLK J K Q /Q
L H X X X H L
H L X X X L H
L L X X X H (Note 1) H (Note 1)
全部回答
- 1楼网友：封刀令
- 2021-04-04 01:55
悬空是因为没有下一级的电路，并不代表电平
- 2楼网友：神也偏爱
- 2021-04-04 00:36
TTL电路的输入端悬空相当于高电平。所以正常逻辑功能状态时74LS112的SD和RD可以悬空。
你可以通过实验进行验证，加深理解。
CMOS电路的输入端悬空时，由于受静电感应的影响，可能是低电平也可能是高电平，无法确定。
你可以通过实验进行验证，加深理解。
CMOS电路的输入端悬空时，由于受静电感应的影响，可能是低电平也可能是高电平，无法确定。
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯