xilinx如何得到接口连接图

有了vhd源程序,由于程序太长，对总体结构掌握不了。因此希望有一个像电路图一样的总体框架图，即各个模块以及他们之间的接口连接情况，不是要RTL级的，那个太细节了。我是一名初学者，非常感谢能够指导

可是那只能看整体的啊，我想要能看清各个组件之间接口的连接情况，不知道有没有别的软件可以做到不？

xilinx的软件在生成的RTL级的硬件图，是基于它的slice结构的。它好像可以看这个子模块之间的连接的。当然我这里说的子模块是在顶层描述中例化的子模块。你要看顶层中各个信号的关系，我建议你最好仿真一下。还有就是Altera公司的quartusII软件它生成的RTL框图，可以说是更接近于硬件的实际情况的。你可以看看。希望对你有帮助。

lvds的差分对的p和n都是一一对应的，注意端接匹配电阻在ucf文件里要加上。原则上只要符合相应的电气规范，都可以用fpga去做，但是不知道有没有pcie的核可以用。最近在看pci的spec，感觉头都大了，自己现写肯定不好使……外围电路，这个些东西都在相应的spec里都有规范，用不同的总线，信号，其电路设计肯定有差异。以前做的项目里，用到了cpci总线，利用6455自带的总线和上位机通信，6455和fpga之间通过emif接口通信。当然6455也干了其他的事情。