只有一个输入的或非门和与非门分别输出什么？

求解。

或非门：若输入均为低电平（0），则输出为高电平（1）；若输入中至少有一个为高电平（1），则输出为低电平（0）。或非是逻辑或加逻辑非得到的结果。
与非门：若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。与非门是一种通用的逻辑门，因为任何布尔函数都能用与非门实现。

library ieee; use ieee.std_logic_1164.all; entity gate is port(a,b:in std_logic; c_and:out std_logic; d_or:out std_logic; e_nand:out std_logic; f_nor:out std_logic; g_xor:out std_logic ); end gate; architecture behave of gate is begin c_and<=a and b; d_or<=a or b; e_nand<=a nand b; f_nor<=a nor b; g_xor<=((not a)and b)or(a and (not b)); end behave;