在VHDL中怎么实现宏编译
答案:1 悬赏:10 手机版
解决时间 2021-04-29 03:00
- 提问者网友：感性作祟
- 2021-04-28 21:20
在VHDL中怎么实现宏编译
最佳答案
- 五星知识达人网友：狂恋
- 2021-04-28 22:04
试试能不能这样：
1、写一个 VER.vhd 文件，比如：
package VER is
constant VERSION: integer := 10;
end VER;
2、在需要调用这个常数的源文件开头加下面的语句：
use work.VER.all;
3、把 VER.vhd 加入工程综合。
1、写一个 VER.vhd 文件，比如：
package VER is
constant VERSION: integer := 10;
end VER;
2、在需要调用这个常数的源文件开头加下面的语句：
use work.VER.all;
3、把 VER.vhd 加入工程综合。
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯