用两个74LS160设计一个41进制计数器

用两个74LS160设计一个41进制计数器

一、 组合逻辑电路----试用八选一数据选择器实现逻辑函数：写出输出Y的表达式，画出连线图。T576的功能表和外部引线排列分别见下表和图。使能端S选择输入A2A1A0输出Y1***00000S Y1A2 A1 T576A0 D7 D6 D5 D4 D3 D2 D1 D0D00001D10010D20011D30100D40101D50110D60111D7 该题若按图示是不能构成表达式所要求的电路，因为T576是一个八选一数据选择器，输出范围是0~7八个输入数据之一。但是，本题说得十分明白，就是要求你一定完成上述表达式的功能，怎么办？只有用两片8选1多路选择器和其它门的组合实现 16选1的多路选择器。?? 输出表达式：Y = Y1Y2 = 0000+0001+0011+0101+0111+1001+1010

注：这里用0表示反码、1表示原码。?? 连线方法是将两个选择器的编码输入端并联起来，连接B、C、D；将两个使能端经过一个非门连接起来，连接A。直接接A的选择器的输出是低八位，经非门接A的选择器的输出是高八位；最后，用一个二或门连接Y1、Y2作为输入，其输出为Y。?? 注意符号A在这里的定义，它是四位二进制数中的最高位，相当于A3。 二、时序逻辑电路-----下表和示图分别将四位同步二进制加法计数器T4161的功能表和外部引线排列，T4161的外部接线图请在书中查看。

试求：1．用置位法构成十四进制计数器（0000→0001→0010→0011→ … →1101→0000） 2．用复位法构成十进制计数器（0000→0001→0010→0011→ … →1001→0000） CPRdLDS1S2工作状态*0***清零↑10**预置数*1101保持（包括C）*11*0保持（C = 0）↑1111计数74LS160是十进制加法计数器，74LS161是十六进制加法计数器。他们的CP控制端接外来时钟脉冲CP，进位输出C，在作两个芯片级联时，进位输出C接高位的74LS160（1）的工作状态控制端EP和ET，当EP和ET端为高电平时，高位计数器可以计数。两片74LS160级联使用时，可构成一百进制计数。 置位法构成任意进制计数器当置数端LD为低电平时，计数器按设定好的状态置数。若要构成从0状态加计数至N进制的计数器，那么，只要将该状态通过与非门或反相器接回至置数端，即可以完成从0状态加计数至N状态的计数功能了。[例如：要实现十进制（0000??0001?? LL ??1001??0000）加计数功能

只要将计数器输出端Q3Q0引出通过与非门接至计数器异步置位端即可]。另外：实现计数器状态的跳跃有反馈复位法和置位法两种。置位法即前面所述，反馈复位法是在原有的M进制计数的基础上，从起始状态S0（通常为0000）开始计数，在接收了N个脉冲后，电路进入SN状态。利用SN状态产生一个反馈复位脉冲将计数器置为S0状态，这样就跳跃了（M-N）个状态，实现了N进制计数.