使用verilog描述moore型状态机与mealy型状态机的描述方法有何区别
答案:1 悬赏:60 手机版
解决时间 2021-04-16 18:04
- 提问者网友：龅牙恐龙妹
- 2021-04-15 20:28
使用verilog描述moore型状态机与mealy型状态机的描述方法有何区别
最佳答案
- 五星知识达人网友：傲气稳了全场
- 2021-04-15 20:50
说的明白点。比方说定义个状态机state next _tate;输入a,输出b, 如果这样写：
always@（posedge clk）
case (state )
0:next_state<=1;
1:next_state<=x; 也就是说与输入a没有任何关系，状态的装换，这是看当前是什么状态 ，这种称为moore型状态机
如果是这样子的 ：
always@（posedge clk）
case (state )
0: if （a==0）next_state<=1; else next_state<=x;
1:next_state<=x;
状态转换与输入a有关,这种称为mealy型状态机
always@（posedge clk）
case (state )
0:next_state<=1;
1:next_state<=x; 也就是说与输入a没有任何关系，状态的装换，这是看当前是什么状态 ，这种称为moore型状态机
如果是这样子的 ：
always@（posedge clk）
case (state )
0: if （a==0）next_state<=1; else next_state<=x;
1:next_state<=x;
状态转换与输入a有关,这种称为mealy型状态机
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯