你好，我是今年刚考上硕士，还没有开学，导师给了个课题设计降采样滤波器，Sigma-Delta ADC的数字部分，我

答案:3 悬赏:40 手机版

解决时间 2021-04-07 13:34

提问者网友：萌卜娃娃
2021-04-07 00:15

基础很差，几乎是零基础，请问做好这个设计要看哪些书，用什么软件

最佳答案

五星知识达人网友：何以畏孤独
2021-04-07 00:32

请问一下，这个题目可以给我一个思路吗？谢谢

全部回答

1楼网友：街头电车
2021-04-07 02:22

Design of Multi-Bit Delta-Sigma AD Converters.part1.rar Design of Multi-Bit Delta-Sigma AD Converters.part2.rar Design of Multi-Bit Delta-Sigma AD Converters.part3.rar Design of Multi-Bit Delta-Sigma AD Converters.part4.rar 先上网看看吧，都不行还有啊

2楼网友：酒醒三更
2021-04-07 00:45

“将1/0高速、低精度的位流转换成低速、高精度的数字输出”是delta-sigma adc中“抽样滤波器”造成的。抽样滤波器又由两部分组成，分别是“数字滤波器”和“抽样环节”。在频域上分析，假定fs为抽样滤波器输入信号的采样频率，该数字滤波器是个低通滤波器，其在0到fs/2区间上把输入信号乃奎斯特频率外的成分消除，由于数字信号以-fs/2到fs/2镜像分布在频率上，所以再经过“抽样环节”降低采样频率为乃奎斯特频率时，抽样滤波器的输出信号在其带宽内基本无变化，但实现了采样频率的降低。在时域上分析，你可以想象一下，抽样滤波器的数字滤波器部分由延时环节、加法器、乘法器等构成，其输出的每一个点都是由以前若干个0或1的点组合而成的，就可得到“1位变成16位”。

我要举报

如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！