ISE11.1里面verilog 测试模块需要创建Verilog Test Fixture文件，这个跟写TestBench有什么区别啊？

ISE11.1里面verilog 测试模块需要创建Verilog Test Fixture文件，这个跟写TestBench有什么区别啊？

在ISE下创建Verilog Test Fixture其实就是写测试激励文件（TestBench），没区别。
Add stimulus这部分是测试激励文件的核心，需要向被测试模块中所涉及的逻辑提供全面的测试激励，以全面验证逻辑设计的正确性。
大致意思如此，一两句说不明白，楼主可查阅相关例程、多实践即可体会之。追问那测试激励是根据输入输出来写还是根据模块的功能来写啊？我看了许多实例，可还是不明白写测试激励的重点，希望您能点拨一下...追答主要是根据模块的功能，尽量全面地覆盖你的逻辑。这个光看是看不明白，我给口头也没法说明白，多练习、多实践自然就明白了。