Verilog中循环右移语句是什么
答案:1 悬赏:30 手机版
解决时间 2021-03-22 16:10
- 提问者网友：献世佛
- 2021-03-22 12:11
Verilog中循环右移语句是什么
最佳答案
- 五星知识达人网友：七十二街
- 2021-03-22 13:28
右移是>>,没有专门的右循环语句,可以用个for循环来写,比如:
reg [N:0] R
integer i;
always@(posedge clk)
begin
for(i=N;i>=1;i=i-1)
R[i-1]<=R[i];
R[N]<=R[0];
end
reg [N:0] R
integer i;
always@(posedge clk)
begin
for(i=N;i>=1;i=i-1)
R[i-1]<=R[i];
R[N]<=R[0];
end
我要举报
如以上问答信息为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯